
Ejercicios


de

Arquitectura de Computadoras




José Garzía

En la figura se representa el diagrama de flujo de un algoritmo.



Los registros A, B y C tienen una longitud de 8 bits. A7 representa el bit más significativo del registro A. A' es el complemento a 1 de A. En las operaciones de suma se ignoran los arrastres del bit más significativo. Diseñe la arquitectura de un sistema digital **Sección de Procesamiento** + **Sección de Control**) que realice este algoritmo. Se supone que la sección de procesamiento dispone de los recursos de cálculo necesarios en el algoritmo. Para la sección de control especifique únicamente su diagrama de estados y las acciones que tiene que efectuar cuando se encuentra en cada uno de los mismos (no es necesario diseñar el circuito secuencial correspondiente a la sección de control).



de la seccion de control
S ₀
$S_0 = 1$ S_1 S_2 S_2 S_4
S ₃
S ₅

Diagrama de estados

Señal de control	Operación controlada
C ₀	$A \leftarrow Y$
C ₁	$B \leftarrow X$
C_2	$A \leftarrow A'$
C ₃	A ← A+1
C_4	$A \leftarrow (UAL)$
C ₅	B ← B+1
C ₆	$C \leftarrow (UAL)$

Estado de la sección de control	Microoperaciones efectuadas	Señales de control activas
S ₀	$B \leftarrow X$	C ₀ , C ₁
	$A \leftarrow Y$	
S ₁	A ← A+B	C ₄
S_2	A ← A'	C ₂
S_3	A ← A+1	C ₃
S ₄	B ← B+1	C ₅
S ₅	$C \leftarrow (UAL)$	C ₆

Sea el siguiente algoritmo:

```
1: Declaración de registros : A[5], B[3], R[5];

2: Inicio: A←00001, B←100; (números binarios)

3: Bucle: A←A * B;


4: B←B - 1;

5: if B <> 1 then go to Bucle;

6: R←A;

7: Parar;
```

- a) ¿Cuál es el valor de R al finalizar? ¿Qué operación realiza este algoritmo?.
- b) Diseñe la arquitectura de un sistema digital (Sección de Procesamiento + Sección de Control) que realice este algoritmo. Se supone que la sección de procesamiento dispone de un recurso de cálculo que efectúa la multiplicación. Para la sección de control especifique sólo su diagrama de estados y las acciones que tiene que efectuar cuando se encuentra en cada uno de los mismos (no es necesario diseñar el circuito secuencial correspondiente a la sección de control).
- a) Este algoritmo calcula el factorial del número inicialmente almacenado en el registro *B*. Mientras este contenido va decrementándose en una unidad cada pasada por el bucle, los productos parciales se van acumulando en el registro *A*. Finalmente, el resultado se almacena en el registro R.






Diagrama de estados de la sección de contro
S ₀
S ₁
S_2 $S_0=0$
S ₃
s ₀ =1
S ₄
S ₅
()


Señal de control	Operación controlada
C ₀	A ← Bus A
C ₁	B ← Bus B
C_2	$A \leftarrow (UAL)$
C ₃	B ← B-1
C_{4}	$R \leftarrow A$

Estado de la sección de control	Microoperaciones efectuadas	Señales de control activas
S_0	A ← Bus A	C ₀ , C ₁
	B ← Bus B	
S ₁	A ← A * B	C ₂
S_2	B ← B - 1	C ₃
S_3	ninguna	ninguna
S_4	$R \leftarrow A$	C ₄
S_5	ninguna	ninguna

El siguiente algoritmo describe una determinada operación de un sistema digital.

```
1: Declaración: A[8], B[8], Cont[3];
2: A ← Bus;
3: B ← Bus;
4: for Cont = 0 to 7 do
5:
         if Cont es par then
6:
                   A \leftarrow A + B; A \leftarrow A / 2
7:
8:
                   B \leftarrow B - A; B \leftarrow B * 2
9:
          endif;
10: endfor;
11: Bus \leftarrow A;
12: Bus ← B;
13: Parar;
```


- a) Diseñe la **sección de procesamiento** que permita realizar este algoritmo utilizando los módulos dibujados abajo: registros de desplazamiento de 8 bits, una UAL con dos entradas de 8 bits cada una, un contador módulo-8 y circuitos triestado de conexión unidireccional con control de 8 bits; además de puertas lógicas y los módulos combinacionales (MUX, DMUX, codificadores y decodificadores) que considere necesarios. Debe tener en cuenta que al bus vuelcan datos múltiples dispositivos. (En concreto dos, el registro A y el registro B).
- b) Diseñe la **sección de control** que ejecute este algoritmo con la sección de procesamiento diseñada en el apartado a), empleando una memoria ROM.



- a) Antes de proponer un diseño para la sección de procesamiento hagamos unas consideraciones previas sobre los requerimientos del algoritmo. La sección de procesamiento tiene que resolver cada uno de estos requerimientos:
 - Registro A. Puede ser cargado desde el bus y desde la salida de la ALU. Por ello se precisan ocho multiplexores 2 a 1 en su entrada para seleccionar cuál es el origen de la carga.
 - Puede ser fuente para el bus y para la entrada de la ALU. Por ello, su salida debe estar conectada a estos dos destinos.
 - ✓ Registro B. Ídem.
 - ✓ Bucle for. Utiliza el registro cont como índice de bucle. Para el registro cont utilizaremos el contador disponible.
 - El final de la cuenta lo detecta un circuito combinacional.
 - El caso de Cont par se detecta cuando el bit menos significativo del contador es '0'.
 - El caso de Cont impar se detecta cuando el bit menos significativo del contador es '1'.
 - \checkmark Bus. Puede recibir datos de A y de B. Debe estar aislado mediante circuitos triestado.
 - ✓ Multiplicaciones y divisiones por 2.

Las divisiones en A con desplazamientos hacia la derecha. Por si el contenido en A fuera negativo, por la izquierda entra otra vez el bit más significativo.

Las multiplicaciones en B con desplazamiento hacia la izquierda. Por la derecha entra siempre '0'.







Diagrama de estados de la sección de control




Señal de control	Operación controlada				
C ₀ y C ₁	Resetean o incrementan el contador				
CA ₀ y CA ₁	Cargas y desplazamientos en A				
CB₀ y CB₁	Cargas y desplazamientos en B				
MuxA	Selecciona la entrada en A				
MuxB	Selecciona la entrada en B				
BuA	Abre al bus la salida de A				
BuB	Abre al bus la salida de B				
OP	Selecciona el tipo de operación				

Estado actual	Estado siguiente	Microoperaciones efectuadas	Señales de control activas
S_0	S ₁	A ← Bus	MuxA=1, CA ₁ CA ₀ =11
S ₁	S ₂	$B \leftarrow Bus, Cont \leftarrow 0$	MuxB=1, CB ₁ CB ₀ =11, C ₁ C ₀ =01
S ₂	S_3 si $s_0=0$ S_5 si $s_0=1$	ninguna	ninguna
S ₃	S ₄	A ← A+B	CA ₁ CA ₀ =11
S ₄	S ₇	$A \leftarrow A/2$, Cont \leftarrow Cont+1	CA ₁ CA ₀ =01, C ₁ C ₀ =10
S ₅	S ₆	B ← B-A	CB ₁ CB ₀ =11, OP=1
S_6	S ₆	$B \leftarrow B^*2$, Cont \leftarrow Cont+1	CB ₁ CB ₀ =10, C ₁ C ₀ =10
S ₇	$S_2 \text{ si } s_1=0$ $S_8 \text{ si } s_1=1$	ninguna	ninguna
S ₈	S ₉	Bus ← A	BuA=1
S ₉	S ₁₀	Bus ← B	BuB=1
S ₁₀	S ₁₀	ninguna	ninguna

Señal de condición	significado
S ₀	s ₀ =0 cuando Cont es par y s ₀ =1 cuando Cont es impar
S ₁	s₁=0 cuando Cont≠7 y s₁=1 cuando Cont=7

Estado	Codificación asignada							
actual	Q ₃	_		_)			
S ₀	0	0	0	0				
S ₁	0	0	0	1				
S_2	0	0	1	0				
S ₃	0	0	1	1				
S ₄	0	1	0	0				
S ₅	0	1	0	1				
S ₆	0	1	1	0				
S ₇	0	1	1	1				
S ₈	1	0	0	0				
S ₉	1	0	0	1				
S ₁₀	1	0	1	0				




Estado	Dirección de	la ROM						Conte	nido	de la l	ROM			
en	Estado en curso	Condición	Estado futuro	2				Seña	les d	e cont	rol			
curso	$Q_3Q_2Q_1Q_0$	S_1 Ó S_0	$Q_3Q_2Q_1Q_0$	C_1	C ₀ C	B₁ C	B ₀	CA ₁ C	CA_0	Mu	xB MuxA	BuB	BuA	OP
S_0	0 0 0 0	0	0 0 0 1	0	0	0	0	1	1	0	1	0	0	0
	0 0 0 0	1	0 0 0 1	0	0	0	0	1	1	0	1	0	0	0
S ₁	0 0 0 1	0	0 0 1 0	0	0	0	0	0	0	0	0	0	0	0
	0 0 0 1	1	0 0 1 0	0	0	0	0	0	0	0	0	0	0	0
S_2	0 0 1 0	0 si s ₀ =0	0 0 1 1	0	0	0	0	0	0	0	0	0	0	0
	0 0 1 0	1 si s ₀ =1	0 1 0 1	0	0	0	0	0	0	0	0	0	0	0
S ₃	0 0 1 1	0	0 1 0 0	0	0	0	0	1	1	0	0	0	0	0
-5	0 0 1 1	1	0 1 0 0	0	0	0	0	1	1	0	0	0	0	0
S ₄	0 1 0 0	0	0 1 1 1	1	0	0	0	0	1	0	0	0	0	0
	0 1 0 0	1	0 1 1 1	1	0	0	0	0	1	0	0	0	0	0
S ₅	0 1 0 1	0	0 1 1 0	0	0	1	1	0	0	0	0	0	0	1
-	0 1 0 1	1	0 1 1 0	0	0	1	1	0	0	0	0	0	0	1
S ₆	0 1 1 0	0	0 1 1 1	1	0	1	0	0	0	0	0	0	0	0
	0 1 1 0	1	0 1 1 1	1	0	1	0	0	0	0	0	0	0	0
S ₇	0 1 1 1	0 si s ₁ =0	0 0 1 0	0	0	0	0	0	0	0	0	0	0	0
	0 1 1 1	1 si s₁=1	1 0 0 0	0	0	0	0	0	0	0	0	0	0	0
S ₈	1 0 0 0	0	1 0 0 1	0	0	0	0	0	0	0	0	0	1	0
00	1 0 0 0	1	1 0 0 1	0	0	0	0	0	0	0	0	0	1	0
Sq	1 0 0 1	0	1 0 1 0	0	0	0	0	0	0	0	0	1	0	0
	1 0 0 1	1	1 0 1 0	0	0	0	0	0	0	0	0	1	0	0
S ₁₀	1 0 1 0	0	1 0 1 0	0	0	0	0	0	0	0	0	0	0	0
	1 0 1 0	1	1 0 1 0	0	0	0	0	0	0	0	0	0	0	0

El siguiente algoritmo describe una determinada operación de un sistema digital.

```
Declaración: A[8], B[8], Cont[3], Bus[8];
1:
         A \leftarrow Bus;
3:
         B \leftarrow Bus, Cont \leftarrow 0;
4:
         while Cont≠7
5:
                   if A es par then
6:
                            A \leftarrow A - B, Cont = (Cont +1) mod 8;
7:
8:
                                          Cont = (Cont -1) \mod 8;
9:
                   endif:
10:
         endwhile;
11:
         Bus \leftarrow A;
         Bus ←B;
12:
13:
         Parar;
```

- a) Diseñe la **sección de procesamiento** que permita realizar este algoritmo utilizando los módulos dibujados abajo: registros de desplazamiento de 8 bits, una UAL con dos entradas de 8 bits cada una, un contador módulo-8 y circuitos triestado de conexión unidireccional con control de 8 bits; además de puertas lógicas y los módulos combinacionales (multiplexores, demultiplexores, codificadores, decodificadores, etc.) que considere necesarios. Debe tener en cuenta que al bus vuelcan datos múltiples dispositivos. (en concreto dos, el registro *A* y el registro *B*).
- b) Diseñe la **sección de control** que ejecute este algoritmo con la sección de procesamiento diseñada en el apartado a) empleando una memoria ROM.



- a) Antes de proponer un diseño para la sección de procesamiento hagamos unas consideraciones previas sobre los requerimientos del algoritmo. La sección de procesamiento tiene que resolver cada uno de estos requerimientos:
 - Registro A. Puede ser cargado desde el bus y desde la salida de la ALU. Por ello se precisan ocho multiplexores 2 a 1 en su entrada para seleccionar cuál es el origen de la carga.

Puede ser fuente para el bus y para la entrada de la ALU. Por ello, su salida debe estar conectada a estos dos destinos.

Su capacidad de desplazamiento no será utilizada. Esto tiene dos consecuencias:


- 1ª Las entradas de control sólo tendrán valores c₁c₀=00 ó c₁c₀=11. Como en todo caso tienen ambas el mismo valor, pueden estar unidas, así sólo se necesita una señal de control para ambas.
- 2^a Las entradas E_D y E_I pueden estar conectadas a cualquier valor irrelevante.
- ✓ Registro B. Ídem.
- ✓ Bucle while. Utiliza el registro Cont como índice de bucle. Para el registro Cont utilizaremos el contador disponible.

El final de la cuenta lo detecta un circuito combinacional.

El caso de A par se detecta cuando el bit menos significativo de A es '0'.

El caso de A impar se detecta cuando el bit menos significativo de A es '1'.

✓ Bus. Puede recibir datos de A y de B. Debe estar aislado mediante circuitos triestado.







Diagrama de estados de la sección de control




Señal de control	Operación controlada
C ₀ y C ₁	Resetean o incrementan el contador
CA	Carga en paralelo en A
СВ	Carga en paralelo en B
MuxA	Selecciona la entrada en A
MuxB	Selecciona la entrada en B
BuA	Abre al bus la salida de A
BuB	Abre al bus la salida de B
OP	Selecciona el tipo de operación

Estado actual	Estado siguiente	Microoperaciones efectuadas	Señales de control activas
S ₀	S ₁	A ← Bus	MuxA=1, CA=1
S ₁	S ₂	$B \leftarrow Bus, Cont \leftarrow 0$	MuxB=1, CB=1, C ₁ C ₀ =11
S ₂	$S_3 \text{ si } s_0=0$ $S_4 \text{ si } s_0=1$	ninguna	ninguna
S ₃	S ₄	$A \leftarrow A-B$, Cont \leftarrow Cont+1	CA=1, C ₁ C ₀ =10, OP=1
S ₄	S ₅	$B \leftarrow B+A$, Cont \leftarrow Cont-1	CB=1, C ₁ C ₀ =01
S ₅	$S_2 \text{ si } s_1=0$ $S_6 \text{ si } s_1=1$	ninguna	ninguna
S_6	S ₇	Bus ← A	BuA=1
S ₇	S ₈	Bus ← B	BuB=1
S ₈	S ₈	ninguna	ninguna

Señal de condición	significado
S_0	s ₀ =0 cuando A es par y s ₀ =1 cuando A es impar
S ₁	s₁=0 cuando Cont≠7 y s₁=1 cuando Cont=7

Estado		Codificaci	ón asignada	
actual	Q ₃	Q_2	Q ₁	Q₀
S_0	0	0	0	0
S ₁	0	0	0	1
S_2	0	0	1	0
S_3	0	0	1	1
S ₄	0	1	0	0
S ₅	0	1	0	1
S_6	0	1	1	0
S ₇	0	1	1	1
S ₀	1	0	0	0




Estado	Dirección de l	a ROM			C	ontenido de	la ROM				
en curso	Estado en curso Q ₃ Q ₂ Q ₁ Q ₀	condición s ₁ ó s ₀	Estado futuro Q ₃ Q ₂ Q ₁ Q ₀	C ₁ C ₀		ales de cont CA	rol MuxB N	ЛихА	BuB	BuA	OP
S ₀	0 0 0 0	0	0 0 0 1 0 0 0 1	0 0 0	0	1 1	0	1 1	0	0	0
S ₁	0 0 0 1 0 0 0 1	0 1	0 0 1 0 0 0 1 0	1 1 1 1	1 1	0	1 1	0	0	0	0
S ₂	0 0 1 0 0 0 1 0	0 si s ₀ =0 1 si s ₀ =1	0 0 1 1 0 0	0 0 0	0	0	0	0	0	0	0
S ₃	0 0 1 1 0 0 1 1	0 1	0 1 0 1 0 1 0 1	1 0 1 0	0	1 1	0 0	0	0	0	1 1
S ₄	0 1 0 0 0 1 0 0	0 1	0 1 0 1 0 1	0 1 0 1	1 1	0	0	0	0	0	0
S ₅	0 1 0 1 0 1	0 si s ₁ =0 1 si s ₁ =1	0 0 1 0 0 1 1 0	0 0	0	0	0	0	0	0	0
S_6	0 1 1 0 0 1 1 0	0 1	0 1 1 1 0 1 1 1	0 0 0	0	0	0	0	0	1 1	0
S ₇	0 1 1 1 0 1 1 1	0 1	1 0 0 0 1 0 0 0	0 0 0	0	0	0	0	1 1	0	0
S ₈	1 0 0 0 1 0 0	0 1	1 0 0 0 1 0 0 0	0 0 0	0	0	0	0	0	0	0

El siguiente algoritmo describe una determinada operación de un sistema digital.

```
1:
          Declaración: A[8], B[8], Cont[3]; Bus[8]
2:
          A \leftarrow Bus:
3:
          B \leftarrow Bus, Cont \leftarrow 0;
4:
          while A < 128
                    if Cont < 4 then
6:
                              A \leftarrow A + Cont;
7:
8:
                    endif;
10:
                              (Cont +1) mod 8;
                    Cont =
11:
          endwhile:
12:
13:
          Bus \leftarrow B;
14:
          Parar;
```

- a) Diseñe la sección de procesamiento que permita realizar este algoritmo utilizando los módulos dibujados abajo: registros de desplazamiento de 8 bits, una UAL con dos entradas de 8 bits cada una, un contador módulo-8 y circuitos triestado de conexión unidireccional con control de 8 bits; además de puertas lógicas y los módulos combinacionales (multiplexores, demultiplexores, codificadores, decodificadores, etc.) que considere necesarios. Debe tener en cuenta que al bus vuelcan datos múltiples dispositivos.
- b) Diseñe la sección de control que ejecute este algoritmo con la sección de procesamiento diseñada en el apartado a) empleando una memoria ROM.




- a) Antes de proponer un diseño para la sección de procesamiento hagamos unas consideraciones previas sobre los requerimientos del algoritmo. La sección de procesamiento tiene que resolver cada uno de estos requerimientos:
 - Registro A. Puede ser cargado desde el bus y desde la salida de la ALU. Por ello se precisan ocho multiplexores 2 a 1 en su entrada para seleccionar cuál es el origen de la carga.
 Puede ser fuente para el bus y para la entrada de la ALU. Por ello, su salida debe estar conectada a estos dos destinos.
 - Su capacidad de desplazamiento no será utilizada. Esto tiene dos consecuencias:
 - 1ª Las entradas de control sólo tendrán valores c₁c₀=00 ó c₁c₀=11.
 Como en todo caso tienen ambas el mismo valor, pueden estar unidas, así sólo se necesita una señal de control para ambas.
 - 2^a Las entradas E_D y E_I pueden estar conectadas a cualquier valor irrelevante.
 - Registro B. Sólo puede ser cargado desde el bus.
 Su capacidad de desplazamiento no será utilizada. Esto tiene dos consecuencias:
 - 1ª Las entradas de control sólo tendrán valores c₁c₀=00 ó c₁c₀=11.
 Como en todo caso tienen ambas el mismo valor, pueden estar unidas, así sólo se necesita una señal de control para ambas.
 2ª Las entradas E_D y E_I pueden estar conectadas a cualquier valor irrelevante.
 - ✓ UAL. Su entrada izquierda puede proceder del registro B o del contador. Por ello se precisan ocho multiplexores 2 a 1 en su entrada izquierda para seleccionar cuál es el origen del operando izquierdo. Su salida sólo se conecta al registro A.

Sólo se utiliza para sumar. Por tanto, su entrada de control puede estar permanentemente a v. No necesitamos señal de control para la operación de la UAL.


✓ Operación A ← A + OperandoIzquierdo;

Pueden estar activas simultáneamente las señales de selección de suma en la ALU y de carga en el registro A.


Para evitar que uno de los operandos cambie antes de acabar la operación:



No es necesario:



Podemos aprovechar que la carga en A es el en flanco negativo de la señal correspondiente; cuando ya se ha terminado suma.



- ✓ Bucle while. Utiliza el registro cont como índice de bucle. Para el registro cont utilizaremos el contador disponible. Son necesarios dos circuitos combinacionales para detectar:
 - 1° El final del bucle (A ≥ 128).

Si el registro tuviera más de ocho bits, deberían ser tenidos en cuenta estos dos detalles:

- 1.1 Siempre es cierta la implicación $A7=1 \Rightarrow A \ge 128$. Es decir: . . . $1xxxxxxxx_b \Rightarrow A \ge 128$.
- 1.2 No siempre es cierta la implicación $A7=0 \Rightarrow A<128$. Pues podría ser A7=0 y haber algún bit más significativo An=1.

Combinando ambos detalles, en general es falsa la equivalencia: A7=1 ⇔ A≥128.

Pero en nuestro caso, al tratarse de un registro de ocho bits, sí es cierta la equivalencia.

Por tanto, la señal utilizada para discernir si se cumple (A ≥ 128) será simplemente el bit A7 del registro A.

2° Cont<4

Para Cont < 4 (100_b), Q2 = 0

Para Cont \geq 4 (100_b), Q2 = 1

La señal para saber si Cont es menor que 4 será simplemente el bit Q2 del registro Cont.

✓ Bus. Puede recibir datos de A y de B. Debe estar aislado mediante circuitos triestado.





Diagrama de estados de la sección de control




Señal de control	Operación controlada
C₀ y C₁	Resetean o incrementan el contador
CA	Carga en paralelo en A
СВ	Carga en paralelo en B
MuxA	Selecciona la entrada en A
MuxAlu	Selecciona la entrada izquierda de la UAL
BuA	Abre al bus la salida de A
BuB	Abre al bus la salida de B

Estado actual	Estado siguiente	Microoperaciones efectuadas	Señales de control activas
S ₀	S ₁	A ← Bus	MuxA=1, CA=1
S ₁	S ₂	$B \leftarrow Bus$, $Cont \leftarrow 0$	CB=1, C ₁ C ₀ =01
S ₂	$S_3 \text{ si } s_0=0$ $S_7 \text{ si } s_0=1$	ninguna	ninguna
S ₃	$S_4 \text{ si } s_1=0$ $S_5 \text{ si } s_1=1$	ninguna	ninguna
S ₄	S ₆	A ← A + Cont	CA=1, MuxAlu=0
S ₅	S ₆	A ← A + B	CA=1, MuxAlu=1
S ₆	S ₂	Cont ← (Cont+1) mod 8	C ₁ C ₀ =10
S ₇	S ₈	Bus ← A	BuA=1
S ₈	S ₉	Bus ← B	BuB=1
S ₉	S ₉	ninguna	ninguna

Señal de condición	significado
S ₀	s₀=0 cuando Cont<4 y s₀=1 cuando Cont≥4
S ₁	s₁=0 cuando Cont<128 y s₁=1 cuando Cont≥128

Estado		Codificación	asignada	
actual	Q₃	Q_2	\mathbf{Q}_1	Q_0
S ₀	0	0	0	0
S ₁	0	0	0	1
S ₂	0	0	1	0
S₃	0	0	1	1
S ₄	0	1	0	0
S ₅	0	1	0	1
S ₆	0	1	1	0
S ₇	0	1	1	1
S ₈	1	0	0	0
S₄	1	0	0	1



Estado	Dirección de	la ROM			Conter	ido de la R	ОМ		
en curso	Estado en curso Q ₃ Q ₂ Q ₁ Q ₀	Condición s ₁ ó s ₀	Estado futuro Q ₃ Q ₂ Q ₁ Q ₀	C ₁ C ₀	Señale CB CA	s de control MuxAl	u MuxA	BuB	BuA
S ₀	0 0 0 0	0 1	0 0 0 1 0 0 0 1	0 0	0 1 0 1	0 0	1 1	0	0
S ₁	0 0 0 1 0 0 0 1	0 1	0 0 1 0 0 0 1 0	0 <u>1</u> 0 <u>1</u>	1 0 1 0	0 0	0 0	0	0
S_2	0 0 1 0 0 0 1 0	0 si s ₀ =0 1 si s ₀ =1	0 0 1 1 0 1 1	0 0 0	0 0	0 0	0	0	0
S ₃	0 0 1 1 0 0 1 1	0 si s ₁ =0 1 si s ₁ =1	0 1 0 0 0 1 0 1	0 0	0 0 0 0	0 0	0	0	0 0
S ₄	0 1 0 0 0 1 0 0	0 1	0 1 1 0 0 1 1 0	0 0 0	0 1 0 1	0 0	0	0	0
S_5	0 1 0 1 0 1 0 1	0 1	0 1 1 0 0 1 1 0	0 0	0 1 0 1	1 1	0 0	0	0
S_6	0 1 1 0 0 1 1 0	0 1	0 0 1 0 0 0 1 0	1 0 1 0	0 0	0 0	0 0	0	0
S ₇	0 1 1 1 0 1 1 1	0 1	1 0 0 0 1 0 0 0	0 0 0	0 0	0 0	0 0	0	1 1
S ₈	1 0 0 0 1 0 0 0	0 1	1 0 0 1 1 0 0 1	0 0	0 0	0 0	0 0	1 1	0
S_9	1 0 0 1	0	1 0 0 1	0 0	0 0	0	0	0	0