

Mayo 95

Contadores sincronos reversibles. Diagrama de transición de estados y síntesis con lógica programable y bisequivalentes D.


(3 bits).

3 bits  $\rightarrow$  3 básculas "D"  $\Rightarrow$   $\begin{cases} Q_2 \Rightarrow D_2 \\ Q_1 \Rightarrow D_1 \\ Q_0 \Rightarrow D_0 \end{cases}$

Reversible  $\rightarrow$  1 entrada ascendente  $a$   $\Rightarrow$   $\begin{cases} a=1 \Rightarrow \text{ascendente} \\ a=0 \Rightarrow \text{descendente} \end{cases}$

Diagrama transición  
estados y tab. verdad  $\Leftrightarrow$  ser básculas D el valor de  $D_i = Q_{i+1}$


$a/$	$Q_2$	$Q_1$	$Q_0$	$Q_2+1$	$Q_1+1$	$Q_0+1$
0	0	0	0	1	1	1
0	0	0	1	0	0	0
0	0	1	0	0	0	1
0	0	1	1	0	1	0
0	1	0	0	0	1	1
0	1	0	1	1	0	0
0	1	1	0	1	0	1
0	1	1	1	1	1	0
1	0	0	0	0	0	1
1	0	0	1	0	1	0
1	0	1	0	0	1	1
1	0	1	1	1	0	0
1	1	0	0	1	0	1
1	1	0	1	1	1	1
1	1	1	1	0	0	0



La síntesis más sencilla de implementar  
con PLD es con PROM, ya que aunque  
el circuito es más complejo es el  
método más rápido.


PROM  $\Rightarrow$   $\begin{cases} 4 \text{ entradas} \\ 3 \text{ salidas} \\ 3 \text{ básculas D} \end{cases}$

E. 9.1



E. 9.2

Septiembre 95



Estado {  
 parado (00)  
 lento (01)  
 rápido (10)
 }

Entradas {  
 rojo (r)  
 ambar (a)  
 verde (v)
 }

Salidas {  
 acelerar (A)  
 frenar (F)
 }

r	a	v	0 <sub>1</sub>	0 <sub>0</sub>	0 <sub>1</sub>	0 <sub>0</sub>	A	F	J <sub>1</sub>	K <sub>1</sub>	J <sub>0</sub>	K <sub>0</sub>
1	0	0	0	0	0	0	0	0	0	X	0	X
0	1	0	0	0	0	0	0	0	0	X	0	X
0	0	1	0	0	0	1	1	0	0	X	1	X
Resto			0	0	IMPOSIBLE							
1	0	0	0	1	0	0	0	1	0	X	X	1
0	1	0	0	1	0	0	1	0	0	X	X	0
0	0	1	0	1	1	0	1	0	1	X	X	1
Resto			0	1	IMPOSIBLE							
1	0	0	1	0	0	0	1		X	1	0	X
0	1	0	1	0	0	1	0	1	X	1	1	X
0	0	1	1	0	1	0	0	0	X	0	0	X
RESTO			1	0	IMPOSIBLE							
X X X			1	1	IMPOSIBLE							

0	0 <sub>n+1</sub>	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

		$\bar{Q}_0$				$Q_0$			
		$\bar{V}$		V		V		$\bar{J}$	
		$\bar{a}$	a	a	$\bar{a}$	$\bar{a}$	a	a	$\bar{a}$
$\bar{Q}_1$	r	x	0 ①	x	0 ①	1 ▲	x	0 ▲	x
	r	0 ①	x	x	x	x	x	0 ▲	
	r	1 ①	x	x	x	x	x	x	x
$Q_1$	r	x	1 ①	x	0 ①	x	x	x	x

$$J_1 = \overline{\overline{v} Q_0}$$

$$K_1 = \bar{V}$$


$$J_0 = \overline{\overline{a} Q_1}$$

$$K_0 = \bar{a}$$


$$\Delta = \overline{\overline{v} \bar{Q}_1}$$

$$F = \bar{v} Q_1 + r Q_0 = \frac{\bar{v} Q_1}{\bar{v} Q_1 + r Q_0}$$


		$\bar{Q}_0$				$Q_0$			
		$\bar{V}$		V		V		$\bar{J}$	
		$\bar{a}$	a	a	$\bar{a}$	$\bar{a}$	a	a	$\bar{a}$
$\bar{Q}_1$	r	x	0 ①	x	1 ①	1 ①	x	0 ①	x
	r	0 ①	x	x	x	x	x	0 ①	
	r	0 ①	x	x	x	x	x	x	x
$Q_1$	r	x	0 ①	x	0 ①	x	x	x	x



Septiembre 95



$Q_3$	$Q_2$	$Q_1$	$Q_3$	$Q_2$	$Q_1$
1	0	0	0	0	1
0	0	1	1	0	1
1	0	1	1	0	1
0	1	1	0	1	0




$Q_3$	$Q_2$	$Q_1$	$Q_3$	$Q_2$	$Q_1$	$T_3$	$T_2$	$T_1$
1	0	0	0	0	1	1	0	1
0	0	1	1	0	1	1	0	0
1	0	1	0	1	1	1	1	0
0	1	1	1	0	0	1	1	1

$$T_3 = \overset{④}{Q_3} \bar{Q}_2 \bar{Q}_1 + \bar{Q}_3 \overset{①}{\bar{Q}}_2 Q_1 + \overset{⑤}{Q_3} \bar{Q}_2 Q_1 + \bar{Q}_3 \overset{③}{Q}_2 Q_1$$


$$T_2 = \overset{④}{Q_3} \bar{Q}_2 \overset{⑤}{Q}_1 + \bar{Q}_3 \overset{③}{Q}_2 \overset{②}{Q}_1$$

$$T_1 = \overset{④}{Q_3} \bar{Q}_2 \bar{Q}_1 + \bar{Q}_3 \overset{③}{Q}_2 \overset{②}{Q}_1$$



E.9.5


Mayo 96



$x$	$\theta_1$	$\theta_0$	$\theta_1$	$\theta_0$	$D_1$	$D_0$
0	0	0	0	0	0	0
1	0	0	0	1	0	1
0	0	1	0	0	0	0
1	0	1	1	0	1	0
0	1	0	0	1	0	1
1	1	0	1	1	1	1
0	1	1	1	0	1	0
1	1	1	0	0	0	0

$$D_1 = \Sigma_m (5, 6, 3)$$

$$D_0 = \sum m(4, 2, 6)$$



E.9.6

Junio 96.

- Estructura general de los registros de desplazamiento
- Proponer el diseño de un reg. de desplazamiento unidireccional de 2 bits con posibilidad de entrada serie y paralelo.  
Entradas de reloj y clear.

Problema E 9.8 de libro de problemas

✓ Junio 97 / Septiembre 2001 (Reserva)

- Contadores binarios asíncronos
- Diseñar un contador asíncrono de 3 bits.

Problema E.9.5 de libro de problemas

Mayo 98

Circuitos contadores

✓ Septiembre 2002 / Junio 2003

Contadores síncronos

Junio 98


$$J_0 = (x_0 \oplus x_1) \bar{Q}_0 Q_1$$

$$K_0 = \overline{x_0 Q_0 \bar{Q}_1 + \bar{x}_0 Q_0 Q_1}$$


$$K_1 = \overline{Q_0 (x_0 \oplus Q_1)}$$

$$J_1 = x_1 Q_0 \bar{Q}_1 + \bar{Q}_0 \bar{Q}_1 = \bar{Q}_1 (\bar{Q}_0 + Q_0 x_1) = \bar{Q}_1 (\bar{Q}_0 + x_1)$$

$$K_1 = \overline{(x_0 \oplus x_1) Q_1 \bar{Q}_0} + \bar{x}_1 Q_1 \bar{Q}_0$$



$x_0$	$x_1$	$Q_0$	$Q_1$	$J_0$	$K_0$	$J_1$	$K_1$	$Q_{0+1}$	$Q_{1+1}$
0	0	0	0	0	1	1	1	0	1
0	1	0	0	0	1	1	1	0	1
1	0	0	0	0	1	1	1	0	1
1	1	0	0	0	1	1	1	0	1
0	0	0	1	0	1	0	1	0	0
0	1	0	1	1	1	0	0	1	1
1	0	0	1	1	1	0	0	1	0
1	1	0	1	0	1	0	1	0	0
0	0	1	0	0	1	0	1	0	1
0	1	1	0	0	1	1	1	1	0
1	0	1	0	0	0	0	1	1	1
1	1	1	0	0	0	1	1	1	0
0	0	1	1	0	0	0	0	1	0
0	1	1	1	0	0	0	1	0	1
1	0	1	1	0	1	0	0	0	0
1	1	1	1	0	1	0	1	0	0



E 9.8


## Mayo 99 (Primera semana)

3. La figura adjunta muestra el cronograma de un registro de desplazamiento (tipo 74195) y la tabla de control de función.

- 3.1. Dibujar y dibujar el circuito correspondiente partiendo de cuatro bistables R-S que disponen también de entradas de "clear" y "reset". Recorlar que el circuito debe incluir el control de carga serie y carga paralelo.

- 3.2. Explicar la evolución temporal de las señales en una secuencia de borrado, desplazamiento serie, carga y nuevo desplazamiento

Clear	S/LD	Ck	ENTRADAS				SALIDAS			
			SERIE		PARALELO		Q <sub>A</sub>	Q <sub>B</sub>	Q <sub>C</sub>	Q <sub>D</sub>
			J	K	A	B				
L	x	x	x	x	x	x	x	x	L	L
H	L	↑	x	x	a	b	c	d	a	b
H	H	L	x	x	x	x	x	x	Q <sub>Au</sub>	Q <sub>Bu</sub>
H	H	↑	L	H	x	x	x	x	Q <sub>Au</sub>	Q <sub>Bu</sub>
H	H	↑	L	L	x	x	x	x	L	Q <sub>Au</sub>
H	H	↑	H	H	x	x	x	x	H	Q <sub>Au</sub>
H	H	↑	H	L	x	x	x	x	Q <sub>Au</sub>	Q <sub>Bu</sub>



## **Apartado 6 del tema 9, Registros de desplazamiento Problema E.9.9 del libro de problemas.**

### Junio 99 (Segunda semana)

3. La tabla de la figura adjunta muestra las configuraciones binarias de un contador síncrono de cuatro bits y el valor de las señales de control necesarias para producir esas transiciones.

- 3.1. Explicar el significado de la tabla y obtener las ecuaciones de las distintas J y K en función de las Q que definen el estado actual.

- 3.2. Dibujar el circuito correspondiente a este contador síncrono de cuatro bits con acarreo paralelo y su conversión en reversible.



Estado Actual				Estado siguiente				Valor de las Señales de Control								
Q <sub>D</sub> <sup>n</sup>	Q <sub>C</sub> <sup>n</sup>	Q <sub>B</sub> <sup>n</sup>	Q <sub>A</sub> <sup>n</sup>	Q <sub>D</sub> <sup>n-1</sup>	Q <sub>C</sub> <sup>n-1</sup>	Q <sub>B</sub> <sup>n-1</sup>	Q <sub>A</sub> <sup>n-1</sup>	J <sub>D</sub>	K <sub>D</sub>	J <sub>C</sub>	K <sub>C</sub>	J <sub>B</sub>	K <sub>B</sub>	J <sub>A</sub>	K <sub>A</sub>	
0	0	0	0	0	0	0	0	1	0	*	0	*	0	*	1	*
0	0	0	1	0	0	1	0	0	0	*	0	*	1	*	*	1
0	0	1	0	0	0	0	1	1	0	*	0	*	*	0	1	*
0	0	1	1	0	0	1	0	0	0	*	1	*	*	1	*	1
0	1	0	0	0	0	1	0	1	0	*	*	0	0	*	1	*
0	1	0	1	0	0	1	1	0	0	*	*	0	1	*	*	1
0	1	1	0	0	0	1	1	1	0	*	*	0	*	0	1	*
0	1	1	1	1	0	0	0	0	1	*	*	1	*	1	*	1
1	0	0	0	1	0	0	0	1	*	0	0	*	0	*	1	*
1	0	0	1	1	0	0	1	0	*	0	0	*	1	*	1	*
1	0	1	0	1	0	1	0	1	*	0	0	*	0	1	*	1
1	0	1	1	1	1	0	0	0	*	0	*	0	0	*	1	*
1	1	0	0	1	1	0	1	0	*	0	*	0	1	*	*	1
1	1	0	1	1	1	1	0	1	*	0	*	0	1	*	*	1
1	1	1	0	1	1	1	1	1	*	0	*	0	0	*	1	*
1	1	1	1	0	0	0	0	0	*	0	*	1	*	1	*	1

## **Apartado 5.2 del tema 9, Contadores síncronos**

E.9.9

Septiembre 99 (2)

- Divisor por 10  $\Rightarrow$  4 basculares JK
- Contador asincrónico  $\Rightarrow$  reloj 1º bas./salida de cada una a entrada de la siguiente
- Reset al llegar al  $n = 10$





May 0 2000 (2)

$x_2$	$x_1$	$Q_A$	$Q_B$	$Q_A$	$Q_B$	$y$
0	0	0	0	0	0	0
0	1	0	0	1	1	1
1	0	0	0	0	0	1
1	1	0	0	1	1	1
<hr/>				<hr/>		
0	0	0	1	0	1	0
0	1	0	1	1	0	1
1	0	0	1	0	0	0
1	1	0	1	1	0	1
<hr/>				<hr/>		
0	0	1	0	1	0	0
0	1	1	0	1	1	1
1	0	1	0	0	0	1
1	1	1	0	1	1	1
<hr/>				<hr/>		
0	0	1	1	1	1	0
0	1	1	1	1	0	1
1	0	1	1	0	0	1
1	1	1	1	1	0	1

$$D_A = x_1 + Q_A$$


$$D_B = Q_B \bar{x}_2 \bar{x}_1 + x_1 \bar{Q}_B$$

$$y = x_1 + x_2(Q_A + \bar{Q}_B)$$




E.9.11

Junio 2000 (3) con PLDs y básculas D



$Q_1 \quad Q_0 \quad x_1 \quad x_2 \quad y_1 \quad y_2$


$x_1$	$x_2$	$Q_1$	$Q_0$	$y_1$	$y_2$
0	0	0	0	0	0
0	1	0	0	0	1
1	0	0	0	0	0
0	0	0	1	1	0
0	1	0	1	0	0
1	0	0	1	1	1
1	1	0	1	0	1
0	0	1	0	1	1
0	1	1	0	0	0
1	0	1	0	0	0
1	1	1	0	0	0
0	0	1	1	1	1
0	1	1	1	0	0
1	0	1	1	1	0
1	1	1	1	0	0



E.9.12

Junio 2000 / Septiembre 2003 (Reserva)

- El circuito de la figura adjunta es un registro de desplazamiento bidireccional. Explicar su funcionamiento y obtener las expresiones lógicas de RA, RB, RC y RD para situaciones de carga serie, carga paralelo y desplazamiento serie. Construir la tabla de verdad y el cronograma correspondiente a la operación de carga de un "1" y desplazamiento serie, teniendo en cuenta que los biestables se disparan a las subidas del reloj.




Junio 2001

### 3. Registros de desplazamiento:

3.1. Explicar la estructura general de los registros de desplazamiento.

3.2. Analizar el circuito de la figura y comprobar que se trata de un registro de desplazamiento que sigue la secuencia de modos de funcionamiento del diagrama adjunto:



### Apartado 6 del tema 9, Registros de desplazamiento

Sigue la secuencia de funcionamiento, ya que se conecta a un contador asíncrono de 2 bits al que se le mete el reloj de un circuito de tiempo 555, lo que provoca que la secuencia de cuenta sea 0,1,2,3,0..... El reloj se mete al reloj del registro de desplazamiento.

Secuencia	C2	C1	SH/LD	Operación	
0	0	0	0	Carga paralelo	
1	0	1	1	Carga serie	Desplazamiento con entrada de un "1" en QA
2	1	0	1	Carga serie	Desplazamiento con entrada de un "1" en QA y traspaso de QA a QB
3	1	1	1	Carga serie	Desplazamiento con entrada en QA dependiendo de los valores de J* y K* y traspaso de QA a QB

Por lo tanto no sigue exactamente la secuencia indicada.

E.9.13

## EXAMENES

Hay numerosas preguntas teóricas referentes a contadores asincrónicos, síncronos y registros de desplazamiento

**Junio del 2003 / Septiembre 2004**

1. Resumir de los problemas propios de los contadores asincrónicos.
2. Explicar, para el caso de tres bits, cómo resuelve estos problemas un contador síncrono.
3. Síntesis con JK de un contador reversible de 3 bits.

Diagrama de estados




Tabla de la verdad de las transiciones

Estado actual	Estado deseado	Transiciones							
		000	001	010	011	100	101	110	111
000	000	0	0	0	0	1	1	1	1
000	001	0	0	0	0	1	1	1	1
000	010	0	0	0	0	1	1	1	1
000	011	0	0	0	0	1	1	1	1
000	100	0	0	0	0	1	1	1	1
000	101	0	0	0	0	1	1	1	1
000	110	0	0	0	0	1	1	1	1
000	111	0	0	0	0	1	1	1	1
001	000	0	0	0	0	1	1	1	1
001	001	0	0	0	0	1	1	1	1
001	010	0	0	0	0	1	1	1	1
001	011	0	0	0	0	1	1	1	1
001	100	0	0	0	0	1	1	1	1
001	101	0	0	0	0	1	1	1	1
001	110	0	0	0	0	1	1	1	1
001	111	0	0	0	0	1	1	1	1
010	000	0	0	0	0	1	1	1	1
010	001	0	0	0	0	1	1	1	1
010	010	0	0	0	0	1	1	1	1
010	011	0	0	0	0	1	1	1	1
010	100	0	0	0	0	1	1	1	1
010	101	0	0	0	0	1	1	1	1
010	110	0	0	0	0	1	1	1	1
010	111	0	0	0	0	1	1	1	1
011	000	0	0	0	0	1	1	1	1
011	001	0	0	0	0	1	1	1	1
011	010	0	0	0	0	1	1	1	1
011	011	0	0	0	0	1	1	1	1
011	100	0	0	0	0	1	1	1	1
011	101	0	0	0	0	1	1	1	1
011	110	0	0	0	0	1	1	1	1
011	111	0	0	0	0	1	1	1	1
100	000	0	0	0	0	1	1	1	1
100	001	0	0	0	0	1	1	1	1
100	010	0	0	0	0	1	1	1	1
100	011	0	0	0	0	1	1	1	1
100	100	0	0	0	0	1	1	1	1
100	101	0	0	0	0	1	1	1	1
100	110	0	0	0	0	1	1	1	1
100	111	0	0	0	0	1	1	1	1
101	000	0	0	0	0	1	1	1	1
101	001	0	0	0	0	1	1	1	1
101	010	0	0	0	0	1	1	1	1
101	011	0	0	0	0	1	1	1	1
101	100	0	0	0	0	1	1	1	1
101	101	0	0	0	0	1	1	1	1
101	110	0	0	0	0	1	1	1	1
101	111	0	0	0	0	1	1	1	1
110	000	0	0	0	0	1	1	1	1
110	001	0	0	0	0	1	1	1	1
110	010	0	0	0	0	1	1	1	1
110	011	0	0	0	0	1	1	1	1
110	100	0	0	0	0	1	1	1	1
110	101	0	0	0	0	1	1	1	1
110	110	0	0	0	0	1	1	1	1
110	111	0	0	0	0	1	1	1	1
111	000	0	0	0	0	1	1	1	1
111	001	0	0	0	0	1	1	1	1
111	010	0	0	0	0	1	1	1	1
111	011	0	0	0	0	1	1	1	1
111	100	0	0	0	0	1	1	1	1
111	101	0	0	0	0	1	1	1	1
111	110	0	0	0	0	1	1	1	1
111	111	0	0	0	0	1	1	1	1


Junio 2002 / Septiembre 2002 (Reserva)

Sintetizar con básculas JK

Estados = 4  $\Rightarrow$  2 básculas  $\left\{ \begin{array}{l} Q_1 \Rightarrow \begin{cases} J_1 \\ K_1 \end{cases} \\ Q_0 \Rightarrow \begin{cases} J_0 \\ K_0 \end{cases} \end{array} \right.$

Entradas  $\Rightarrow x$

Salidas  $\Rightarrow y$



x	Q <sub>1</sub>	Q <sub>0</sub>	Q <sub>1,t+1</sub>	Q <sub>0,t+1</sub>	J <sub>1</sub>	K <sub>1</sub>	J <sub>0</sub>	K <sub>0</sub>	y
0	0	0	0	0	0	x	0	x	0
1	0	0	1	0	1	x	0	x	1
0	0	1	0	1	0	x	x	0	0
1	0	1	1	0	1	x	x	1	1
0	1	0	1	0	x	0	0	x	1
1	1	0	1	1	x	0	1	x	1
0	1	1	1	1	x	0	x	0	0
1	1	1	1	1	x	0	x	0	1

$\bar{Q}_1$	$Q_1$
$\bar{Q}_0 \quad Q_0$	$\bar{Q}_0 \quad \bar{Q}_0$
x	x
x	x

$\bar{Q}_1$	$Q_1$
$\bar{Q}_0 \quad Q_0$	$\bar{Q}_0 \quad \bar{Q}_0$
x	x
x	x

$\bar{Q}_1$	$Q_1$
$\bar{Q}_0 \quad Q_0$	$\bar{Q}_0 \quad \bar{Q}_0$
x	x
x	x

$$J_1 = x$$

$$K_1 = 0$$

$$J_0 = x Q_1$$

$$K_0 = x \bar{Q}_1$$

$\bar{Q}_1$	$Q_1$	$\bar{Q}_{t+1}$	$Q_{t+1}$	J	K
0	0	0	0	0	0
0	1	1	0	1	x
1	0	0	1	x	1
1	1	1	1	1	0

$y = Q_1 \bar{Q}_0 + x \bar{Q}_1$





Tabla de cambios JK

$Q$	$Q_{t+1}$	J	K
0	0	No cambiar Poner a 0	0 0 0 1 x
0	1	Cambiar 0 Poner a 1	1 1 1 0 x
1	0	Cambiar 0 Poner a 0	1 x 0 0 0 1 x
1	1	No cambiar poner a 1	0 x 1 1 0 0 0 1 x

Junio 2003 / Septiembre 2003 (Reserva).

2. Analice el circuito secuencial de la figura, presentando el resultado del análisis mediante las expresiones lógicas correspondientes, la matriz funcional y el diagrama de transición de estados.




$$\begin{aligned} D_A &= x_1 + Q_B \\ D_B &= \bar{x}_1 \bar{x}_2 Q_B + (x_1 + x_2) \bar{Q}_B \\ y &= (Q_A + \bar{Q}_B) x_2 + x_1 \end{aligned}$$

Estado  $\Rightarrow$  2 bits  $\Rightarrow$  4 estados

		Matriz funcional				
		Salidas $Q_B \ Q_A$				
Entrada	$Q_B \ Q_A$	00	01	10	11	
		m <sub>00</sub>	m <sub>01</sub>	m <sub>02</sub>	m <sub>03</sub>	
00	00	m <sub>10</sub>	m <sub>11</sub>	m <sub>12</sub>	m <sub>13</sub>	
01	10	m <sub>20</sub>	m <sub>21</sub>	m <sub>22</sub>	m <sub>23</sub>	
10	11	m <sub>30</sub>	m <sub>31</sub>	m <sub>32</sub>	m <sub>33</sub>	

	$Q_B$	$Q_A$
S <sub>0</sub>	0	0
S <sub>1</sub>	0	1
S <sub>2</sub>	1	0
S <sub>3</sub>	1	1



$m_0 \Rightarrow$  Estado entrada  $\Rightarrow Q_B Q_A = 00 \Rightarrow D_A = x_1 + \emptyset = x_1$

$$D_B = x_1 + x_2$$

$$\begin{cases} m_{00} = \bar{D}_B \bar{D}_A \Rightarrow \bar{x}_1 (\bar{x}_1 + x_2) = \bar{x}_1 \cdot \bar{x}_1 \cdot x_2 = \bar{x}_1 \bar{x}_2 \\ m_{01} = \bar{D}_B D_A \Rightarrow \bar{x}_1 + x_2 \cdot x_1 = \bar{x}_1 \bar{x}_2 x_1 = \emptyset \\ m_{02} = D_B \bar{D}_A \Rightarrow (x_1 + x_2) \bar{x}_1 = \bar{x}_1 x_1 + \bar{x}_1 x_2 = \bar{x}_1 x_2 \\ m_{03} = D_B D_A \Rightarrow (x_1 + x_2) x_1 = x_1 + x_1 x_2 = x_1 \end{cases}$$

$m_1 \Rightarrow$  Estado entrada  $\Rightarrow Q_B Q_A = 01 \Rightarrow D_A = 1$

$$D_B = x_1 + x_2$$

$$\begin{cases} m_{10} = \bar{D}_B \bar{D}_A \Rightarrow 0 \\ m_{11} = \bar{D}_B D_A \Rightarrow \overline{x_1 + x_2} \\ m_{12} = D_B \bar{D}_A \Rightarrow 0 \\ m_{13} = D_B D_A \Rightarrow x_1 + x_2 \end{cases}$$

E.9.16

$m_2 \Rightarrow$  Estado entrada  $\Rightarrow Q_B Q_A = 10 \Rightarrow D_A = x_1$

$$D_B = \bar{x}_1 \bar{x}_2$$

Salidas

$$\begin{cases} m_{20} = \bar{D}_B \bar{D}_A = \overline{\bar{x}_1 \bar{x}_2} \bar{x}_1 = (x_1 + x_2) \bar{x}_1 = \bar{x}_1 x_2 \\ m_{21} = \bar{D}_B D_A = \overline{\bar{x}_1 \bar{x}_2} \cdot x_1 = (x_1 + x_2) x_1 = x_1 \\ m_{22} = D_B \bar{D}_A = \bar{x}_1 \bar{x}_2 \cdot \bar{x}_1 = \bar{x}_1 \bar{x}_2 \\ m_{23} = D_B D_A = 0 \end{cases}$$

$m_3 \Rightarrow$  Estado entrada  $\Rightarrow Q_B Q_A = 11 \Rightarrow D_A = 1$   
 $D_B = \bar{x}_1 \bar{x}_2$

Salidas

$$\begin{cases} m_{30} = \bar{D}_B \bar{D}_A = 0 \\ m_{31} = \bar{D}_B D_A = \overline{\bar{x}_1 \bar{x}_2} = x_1 + x_2 \\ m_{32} = D_B \bar{D}_A = 0 \\ m_{33} = D_B D_A = \bar{x}_1 \bar{x}_2 \end{cases}$$

### Matriz funcional

Comprobación  
 $\sum$  de líneas = 1

		Salidas				
		00	01	10	11	
Entradas		$\bar{x}_1 \bar{x}_2$	0	$\bar{x}_1 x_2$	$x_1$	
0	0	$\bar{x}_1 \bar{x}_2$	0	$\bar{x}_1 x_2$	$x_1$	
0	1	0	$\bar{x}_1 + x_2$	0	$x_1 + x_2$	
1	0	$\bar{x}_1 x_2$	$x_1$	$\bar{x}_1 \bar{x}_2$	0	
1	1	0	$x_1 + x_2$	0	$\bar{x}_1 \bar{x}_2$	

$x_1 + \bar{x}_1 \bar{x}_2 + \bar{x}_1 x_2 = x_1 + \bar{x}_1 (\underbrace{x_2 + \bar{x}_2}_1) = 1$   
 $\bar{x}_1 + x_2 + x_1 + x_2 = \bar{x}_1 + \bar{x}_2 + x_1 + x_2 = 1$   
 $x_1 + \bar{x}_1 (\underbrace{x_2 + \bar{x}_2}_1) = 1$   
 $x_1 + x_2 + \bar{x}_1 \bar{x}_2 = (\underbrace{\bar{x}_1 + x_1}_1) (\bar{x}_2 + x_2) + x_2 = 1$   
 $= \underbrace{x_2 + \bar{x}_2 + x_1}_1 = 1$

